|
|
Vzorové úlohy ve VHDL
Huzlík, Petr ; Macho, Tomáš (oponent) ; Holek, Radovan (vedoucí práce)
Tato bakalářska prace navazuje na semestralní projekt a zabývá se jazykem VHDL a obvody FPGA a CPLD firmy Xilinx. Dále pak má tato práce za cíl popsat, jak zacházet s vývojovým prostředím WebPack, kde je popsáno jak realizovat nový projekt. Jsou zde popsány různé metody návrhu úlohy v tomto vývojovém prostředí. Nakonec jsou také uvedeny některé vzorové příklady ve VHDL.
|
|
|
Transformace popisného jazyka mikroprocesoru do jazyka pro popis hardware
Novotný, Tomáš ; Masařík, Karel (oponent) ; Hruška, Tomáš (vedoucí práce)
Diplomová práce Transformace popisného jazyka mikroprocesoru do jazyka pro popis hardware je zaměřena na návrh aplikačně specifických mikroprocesorů s využitím jazyka ISAC. Zabývá se návrhem a implementací transformace, která popis mikroprocesoru v jazyce ISAC převádí na ekvivalentní popis v jazyce VHDL. Kapitola Přehled o zkoumané problematice popisuje zvolenou problematiku, objasňuje některé pojmy s problematikou související a představuje návrh výše zmiňované transformace. V kapitole nazvané Návrh řešení jsou postupně uvedena nová rozšíření jazyka ISAC, dále je popsán návrh řešení transformace a implementace generátoru popisu v jazyce VHDL, který provádí transformaci. Závěr diplomové práce diskutuje případné rozšíření práce a dosažené výsledky.
|
|
|
Přídavný displej LCD k laboratornímu přípravku s programovatelným obvodem
Pajskr, Jaroslav ; Kubíček, Michal (oponent) ; Kolouch, Jaromír (vedoucí práce)
Důležitou součástí číslicového zařízení je rozhraní, kterým uživatel může kontrolovat stav zařízení, případně ho nastavovat. Existuje mnoho způsobů realizace takového rozhraní. Většinou se volí takové řešení, které postačuje a je nejjednodušší. Nejčastěji je rozhraní realizováno pomocí displeje. Tato práce se zabývá návrhem desky pro připojení vhodného LCD displeje k programovatelnému obvodu, návrhem ovládacího algoritmu displeje a návrhem jednoduchého rozhraní pro ovládání displeje. V práci jsou dva návrhy ovládání displeje. První využívá procesor PicoBlaze, ve kterém jsou implementovány všechny požadované funkce. Druhý je realizován stavovými automaty napsanými jazyku VHDL, který je ekvivalentní k prvnímu návrhu, ale proti prvnímu návrhu je rychlejší a vyžaduje méně hardwarových prostředků.
|
|
|
Komunikace teplotních senzorů s CPLD přes sběrnici SMBUS
Tonar, Karel ; Rumánek, Jaroslav (oponent) ; Kováč, Michal (vedoucí práce)
Cílem bakalářské práce je seznámení se s dvoudrátovou komunikací na sběrnici SMBUS, konkrétně se jedná o vzájemnou komunikaci obvodu FPGA s teplotními senzory. Zpracování práce obsahuje výběr vhodného teplotního senzoru, návrh modulu pro měření teploty a návrh programu pro programovatelný logický obvod. Program zpracovává data z modulů pro měření teploty a zobrazuje je na LED displeji. Program umožňuje zobrazení minimální, maximální a průměrné teploty za určitý čas. Všechny programy pro logický obvod jsou realizovány v jazyce VHDL. Dále teploměr posílá data do PC pomocí rozhraní UART. Zde je teplota opět zobrazována a zaznamenávána. Při práci byla použita vývojová deska SPARTAN-3 a návrhový systém Xilinx ISE 9.2i.
|
|
|
Transformace jazyka C do VHDL
Mecera, Martin ; Kolář, Dušan (oponent) ; Masařík, Karel (vedoucí práce)
Práce popisuje proces transformace chování procesoru popsaného v jazyku C do jazyku VHDL. Jednotlivé kroky automatizované transformace jsou porovnány oproti manuálnímu návrhu procesoru. Práce vyzdvihuje výhody vnitřní reprezentace programu ve formě grafu. V práci jsou uvedeny optimalizace založené na několika faktorech. Jedním z nich jsou algebraické úpravy výrazů. Vhodnou aplikací vlastností matematických operátorů - asociativity, komutativity a distributivity - lze snížit dobu výpočtu nebo omezit prostorovou náročnost výpočtu. Zvláštní pozornost je věnována optimalizacím, které využívají paralelizmus dílčích výpočetních operací k plánování. Jsou diskutovány algoritmy plánování omezeného časem a prostorem. Práci uzavírá kapitola o alokaci zdrojů.
|
|
|
Transformace popisného jazyka mikroprocesoru do jazyka pro popis hardware
Novotný, Tomáš ; Masařík, Karel (oponent) ; Hruška, Tomáš (vedoucí práce)
Diplomová práce Transformace popisného jazyka mikroprocesoru do jazyka pro popis hardware je zaměřena na návrh aplikačně specifických mikroprocesorů s využitím jazyka ISAC. Zabývá se návrhem a implementací transformace, která popis mikroprocesoru v jazyce ISAC převádí na ekvivalentní popis v jazyce VHDL. Kapitola Přehled o zkoumané problematice popisuje zvolenou problematiku, objasňuje některé pojmy s problematikou související a představuje návrh výše zmiňované transformace. V kapitole nazvané Návrh řešení jsou postupně uvedena nová rozšíření jazyka ISAC, dále je popsán návrh řešení transformace a implementace generátoru popisu v jazyce VHDL, který provádí transformaci. Závěr diplomové práce diskutuje případné rozšíření práce a dosažené výsledky.
|
|
|
Digital Programmable Building Blocks with the Residue Number Representation
Sharoun, Assaid Othman ; Mikula, Vladimír (oponent) ; Šimčák, Marek (oponent) ; Musil, Vladislav (vedoucí práce)
In the residue number system, a set of moduli which are independent of each other is given. An integer is represented by the residue of each modulus and the arithmetic operations are based on the residues individually. The arithmetic operations based on residue number system can be performed on various moduli independently to avoid the carry in addition, subtraction and multiplication, which is usually time consuming. However, the comparison and division are more complicated and the fraction number computation is immatured. Due to this, a residue number system is not yet popular in general-purpose computers, though it is extremely useful for digital-signal-processing applications. This thesis deals with the design, simulation and microcontroller implementation of some (residue number system based) building blocks for applications in the field of digital signal processing. The building blocks which have been studied are binary to residue converter, residue to binary converter, residue adder and residue multiplier. New algorithms were also introduced.
|
|
|
Vzorové úlohy ve VHDL
Huzlík, Petr ; Macho, Tomáš (oponent) ; Holek, Radovan (vedoucí práce)
Tato bakalářska prace navazuje na semestralní projekt a zabývá se jazykem VHDL a obvody FPGA a CPLD firmy Xilinx. Dále pak má tato práce za cíl popsat, jak zacházet s vývojovým prostředím WebPack, kde je popsáno jak realizovat nový projekt. Jsou zde popsány různé metody návrhu úlohy v tomto vývojovém prostředí. Nakonec jsou také uvedeny některé vzorové příklady ve VHDL.
|
|
|
Komunikace teplotních senzorů s CPLD přes sběrnici SMBUS
Tonar, Karel ; Rumánek, Jaroslav (oponent) ; Kováč, Michal (vedoucí práce)
Cílem bakalářské práce je seznámení se s dvoudrátovou komunikací na sběrnici SMBUS, konkrétně se jedná o vzájemnou komunikaci obvodu FPGA s teplotními senzory. Zpracování práce obsahuje výběr vhodného teplotního senzoru, návrh modulu pro měření teploty a návrh programu pro programovatelný logický obvod. Program zpracovává data z modulů pro měření teploty a zobrazuje je na LED displeji. Program umožňuje zobrazení minimální, maximální a průměrné teploty za určitý čas. Všechny programy pro logický obvod jsou realizovány v jazyce VHDL. Dále teploměr posílá data do PC pomocí rozhraní UART. Zde je teplota opět zobrazována a zaznamenávána. Při práci byla použita vývojová deska SPARTAN-3 a návrhový systém Xilinx ISE 9.2i.
|
|
|
Přídavný displej LCD k laboratornímu přípravku s programovatelným obvodem
Pajskr, Jaroslav ; Kubíček, Michal (oponent) ; Kolouch, Jaromír (vedoucí práce)
Důležitou součástí číslicového zařízení je rozhraní, kterým uživatel může kontrolovat stav zařízení, případně ho nastavovat. Existuje mnoho způsobů realizace takového rozhraní. Většinou se volí takové řešení, které postačuje a je nejjednodušší. Nejčastěji je rozhraní realizováno pomocí displeje. Tato práce se zabývá návrhem desky pro připojení vhodného LCD displeje k programovatelnému obvodu, návrhem ovládacího algoritmu displeje a návrhem jednoduchého rozhraní pro ovládání displeje. V práci jsou dva návrhy ovládání displeje. První využívá procesor PicoBlaze, ve kterém jsou implementovány všechny požadované funkce. Druhý je realizován stavovými automaty napsanými jazyku VHDL, který je ekvivalentní k prvnímu návrhu, ale proti prvnímu návrhu je rychlejší a vyžaduje méně hardwarových prostředků.
|
host ::
RSS.